Programmation par tâches et utilisation de FPGAs pour accélérer les algorithmes de contrôle optimal des éoliennes à l’échelle de la ferme dans un objectif de temps réel

Statut

À pourvoir

Disciplines scientifiques

Génie Électrique, Électronique, Ingénierie informationnelle

Direction de recherche

Sciences et technologies du numérique

Site de rattachement

Rueil-Malmaison

Contexte : La transition énergétique et la décarbonation sont des enjeux majeurs de notre société. Dans ce cadre, l’optimisation des systèmes de production d’énergie renouvelable, comme les éoliennes, est cruciale. Les fermes éoliennes, qui comportent de nombreuses turbines, nécessitent des systèmes de contrôle avancés pour maximiser leur efficacité tout en réduisant l’usure des composants. Cependant, les algorithmes de contrôle optimal utilisés pour ces systèmes sont souvent gourmands en ressources de calcul et difficiles à exécuter en temps réel.
L'objectif de cette thèse est de développer des méthodes innovantes pour accélérer les calculs nécessaires aux contrôles en temps réel des éoliennes à l'échelle de la ferme. Cela inclura l’utilisation de FPGA (Field Programmable Gate Arrays) pour leur faible latence et leur capacité de parallélisation, ainsi que des techniques de programmation par tâche pour optimiser l'architecture logicielle.

Mots clefs: FPGA Acceleration, Real-Time Control, Task-Based Programming, High-Performance Computing (HPC), Embedded Systems, Control Algorithms, Parallel Computing

  • Directeur de thèse    Dr Steven DERRIEN, Lab-STICC, ORCID : 0000-0002-6281-083X
  • Ecole doctorale    MATISSE, Université de Rennes
  • Encadrant IFPEN Dr Jean-Marc GRATIEN, ORCID : 0000-0003-4721-0366
  • Localisation du doctorant    IFPEN, Rueil-Malmaison, FRANCE
  • Durée et date de début    3 ans, début au cours du quatrième trimestre 2025 (3 novembre)
  • Employeur    IFPEN
  • Financement    En cours d’instruction
  • Qualifications    Master en Informatique, électronique, automatique ou physique appliquée 
  • Connaissances linguistiques    Anglais niveau B2 (CECR)    
  • Autres qualifications    Bonnes compétences en programmation bas-niveau (VHDL, Verilog) et en C/C++.Connaissances en systèmes embarqués et accélérateurs matériels (FPGA).


Pour postuler, merci d’envoyer votre lettre de motivation et votre CV à l’encadrant IFPEN indiqué ci-dessous.

Contact
Encadrant IFPEN :
Dr Jean-Marc GRATIEN